主要產品系列 |
CMOS電路中ESD 保護結構的設計
2009-4-20
摘 要: 本文研究了在 CMOS 工藝中 I/O 電路的 ESD
保護結構設計以及相關版圖的要求,其中重 靜電放電(ESD,Electrostatic Discharge)給電子器件環境會帶來破壞性的后果。它是造成集成電路失效的主要原因之一。隨著集成電路工藝不斷發展,互補金屬氧化物半導體(CMOS,Complementary Metal-Oxide Semiconductor)的特征尺寸不斷縮小,金屬氧化物半導體(MOS, Metal-Oxide Semiconductor)的柵氧厚度越來越薄,MOS管能承受的電流和電壓也越來越小,因此要進一步優化電路的抗 ESD 性能,需要從全芯片ESD 保護結構的設計來進行考慮。
|